Xilinx ZYNQ-7000 AP SoC开发实战指南

第1章不只是芯片，更是完整的平台产品
1.1FPGA的这三十年
1.2FPGA的芯片结构
1.3传统的FPGA开发基本流程
1.4XilinxFPGA家族介绍
1.5Xilinx开发工具与设计平台
1.5.1ISE与Vivado、VivadoHLS简介
1.5.2System Generator简介
1.6为什么使用ZYNQ
1.6.1ZYNQ家族的优势
1.6.2ZYNO家族的主要应用
1.6.3现有的ZYNQ家族器件
1.6.4ZYNQ家族的特性
1.7UltraFast设计方法
第2章ZYNQ的体系、结构与开发思想
2.1应用处理器单元
2.1.1APU的基本功能
2.1.2APU的系统级视图
2.2信号、接口与引脚
2.2.1电源引脚
2.2.2PSI/O引脚
2.2.3PS-PL电平移位使能
2.2.4PS-PL MIO-EMIO信号与接口
2.3时钟
2.3.1时钟系统
2.3.2CPU时钟
2.4复位
2.4.1复位后的启动流程
2.4.2复位资源
2.5JTAG调试与测试
2.6启动与配置
2.6.1PS的启动过程
2.6.2PL的启动过程
2.7系统互联结构
2.8可编程逻辑PL
2.8.1PL的组件
2.8.2输入/输出
2.8.3PL的配置
29ZYNQ开发思想
2.9.1ZYNQ-7000软件开发的特点
2.9.2ZYNQ-7000 SoC软件与应用的开发流程
2.9.3设备的驱动架构
2.9.4裸机程序开发流程
2.9.5Linux程序开发
2.10设计基于PL的算法加速器
2.10.1用PL为PS卸载
2.10.2PL与存储系统的性能
2.10.3选择PL接口
第3章ZYNQ-7000 AP SoC设计与开发流程
3.1ZYNQ-7000 AP SoC开发流程简介
3.2基于Vivado+SDK的设计与开发
3.2.1使用Vivado构建硬件平台
3.2.2使用SDK完成软件开发
3.2.3启动镜像文件的生成与下载
3.3基于PlanAhead+SDK的设计与开发
第4章ARM Cortex-A9外围设备应用实例
4.1MIO/EMIO接口
4.1.1MIO/EMIO接口功能概述
4.1.2应用实例
4.2通用I/O模块GPIO
4.2.1GPIO简介
4.2.2功能详述
4.2.3编程指南
4.2.4应用实例
4.3中断控制器GIC
4.3.1GIC简介
4.3.2中断源分类
4.3.3中断优先级仲裁
4.3.4相关寄存器
4.3.5应用实例
4.4定时器系统
4.4.1定时器系统简介
4.4.2私有定时器、私有看门狗
4.4.3全局定时器
4.4.4系统看门狗
4.4.5TTC单元
4.4.6编程指南
4.4.7相关寄存器
4.4.8应用实例
第5章XADC模块应用实例
5.1简介
5.2功能详述
5.2.1XADC模块相关引脚
5.2.2模拟量输入类型及量化关系
5.2.3电压、温度的记录与报警
5.2.4自动校正功能
5.3XADC工作模式
5.3.1单通道模式
5.3.2自动序列模式
5.3.3外部多路复用器模式
5.4控制接口
5.4.1DPR/JTAG-TAP接口
5.4.2常用接口单元
5.5相关寄存器
5.5.1状态寄存器
5.5.2控制寄存器
5.6应用实例
5.6.1基于Vivado的XADC模块硬件配置
5.6.2基于SDK的软件开发
第6章用户IP核的定制
6.1基于Vivado的用户IP核封装与例化
6.1.1用户IP核的建立
6.1.2用户IP核逻辑功能的设计与封装
6.1.3用户IP核的例化
6.2基于SDK的编程指导
第7章基于模型的DSP设计
7.1System Generator的安装、系统要求与配置
7.2Simulink的基本使用方法
7.3创建基于System Generator的简单设计
7.4定点数据类型的处理
7.5系统控制与状态机
7.6多速率与串并转换
7.7使用存储单元
7.8在VivadoIDE中使用System Generator模型
7.9把C/C++程序导入System Generator模型
7.10把System Generator模型封装为自定义IP
7.11对System Generator中生成的AX14-Lite接口的模型进行验证
第8章Vivado高层次综合
8.1VivadoHLS的基本开发方法
8.2VivadoHLS中的数据类型
8.2.1任意精度整数类型
8.2.2VivadoHLS支持的数学函数类型
8.3VivadoHLS中的接口综合
8.3.1模块级别的I/O协议
8.3.2端口类型的处理
8.3.3如何把数组实现为RTL接口
8.3.4如何把数组实现为AXI4的相关接口
8.4在VivadoIPI中使用HLS生成的IP
8.5把使用HLS生成的IP用作PS的外设
第9章MicroZed开发板的介绍
9.1MicroZed基本介绍
9.2下载程序与测试
9.3测试更多的DDR内存空间
9.4在MicroZed上运行开源Linux
9.4.1在Linux中控制GPIO
9.4.2在Linux中进行以太网通信
9.4.3测试PS与USB的通信
9.4.4由PS向PL提供时钟信号
参考文献

本书基于Xilinx公司的ZYNQ-7000 AP SoC，介绍了其体系结构与开发思想，并使用多个实例讲述了其开发方法与流程。全书共9章。书中讲述了ZYNQ-7000 AP SoC家族的特点、体系与结构以及软件开发的独特之处；以Vivado开发套件为基础，讲述了ZYNQ-7000 AP SoC的软硬件开发流程；为了方便使用ISE/PlanAhead软件的读者入手，还简要描述了使用它们开发ZYNQ-7000 AP SoC嵌入式软件的方法，但本书仍以Vivado套件为主要工具进行开发讲解；给出了常用外设的使用示例，包括MIO/EMIO接口、通用I/O、中断控制器、定时器系统等，还给出了XADC模块的使用示例；围绕Vivado以IP为中心的设计思想，用实例讲解了如何设计用户自定义IP核；使用System Generator for DSP在Matlab/Simulink环境下建模，介绍了基于模型的DSP算法设计，并通过多个实例讲解了其设计思想和设计流程；使用VivadoHLS软件，通过多个实例讲述了高层次综合的设计思想和设计流程。
本书可作为电子通信、软件工程、自动控制、智能仪器和物联网相关专业高年级本科生或研究生学习嵌入式操作系统及其应用技术的教材，也可作为嵌入式系统开发和研究人员的参考用书。

定价：为出版社全国统一定价；

文轩价：为商品的销售价，是您最终决定是否购买商品的依据；受系统缓存影响，最终价格以商品放入购物车后显示的价格为准；

新广告法规定所有页面信息中不得出现绝对化用词和功能性用词。

本店非常支持新广告法，但为了不影响消费者正常购买，页面明显区域本店已在排查修改，对于不明显区域也将会逐步排查并修改，我们此郑重声明：本店所有页面上的绝对化用词与功能性用词在此声明全部失效，不作为赔付理由。涉及“教育部声明”中的商品，均不代表教育部指定、推荐的具体版本，仅代表该商品的内容为指定、推荐书目。因极限用词引起的任何形式的商品赔付，本店不接收且不妥协。希望消费者理解并欢迎联系客服帮助完善，也请职业打假人士高抬贵手。