数字电子技术(第4版)/高吉祥

目 录 第1章 数字逻辑基础 1.1 数制与编码 1.1.1 数制 1.1.2 数制间的转换 1.1.3 编码 1.2 逻辑代数 1.2.1 逻辑变量与逻辑函数概念 1.2.2 三种基本逻辑及其运算 1.2.3 复合逻辑及其运算 1.2.4 逻辑函数的描述 1.2.5 逻辑代数的定律、规则及常用公式 1.3 逻辑函数化简 1.3.1 逻辑函数的最简形式 1.3.2 逻辑函数的代数化简法 1.3.3 图解化简法(卡诺图化简法) 1.3.4 具有无关项的逻辑函数及其化简 本章小结 习题一 第2章 逻辑门电路 2.1 概述 2.2 半导体器件的开关特性 2.2.1 半导体二极管的开关特性 2.2.2 双极型三极管的开关特性 2.2.3 MOS管的开关特性 2.3 分立元件门电路 2.3.1 二极管与门 2.3.2 二极管或门 2.3.3 三极管非门 2.4 TTL集成门电路 2.4.1 TTL集成门电路的结构 2.4.2 TTL门电路 2.5 MOS门电路 2.5.1 NMOS门电路 2.5.2 CMOS门电路 2.5.3 CMOS集成电路的主要特点和使用中应注意的问题 2.6 TTL电路与CMOS电路的接口 本章小结 习题二 第3章 组合逻辑电路 3.1 概述 3.2 组合逻辑电路的基本分析和设计方法 3.2.1 组合逻辑电路的基本分析方法 3.2.2 组合逻辑电路的基本设计方法 3.3 若干常用的组合逻辑电路 3.3.1 全加法器 3.3.2 编码器 3.3.3 数值比较器 3.3.4 译码器 3.3.5 数据分配器 3.3.6 数据选择器 3.4 组合电路中的竞争―冒险 3.4.1 竞争―冒险的概念及其产生原因 3.4.2 消除竞争―冒险的方法 本章小结 习题三 第4章 触发器 4.1 概述 4.2 电平型基本RS触发器 4.2.1 与非门构成的基本RS触发器 4.2.2 或非门构成的基本RS触发器 4.2.3 电平型基本RS触发器的动作特点 4.3 时钟控制的电平触发器(同步触发器) 4.3.1 同步RS触发器 4.3.2 同步D触发器 4.3.3 同步JK触发器 4.3.4 同步T触发器和T′触发器 4.3.5 同步触发器的动作特点 4.4 主从触发器 4.4.1 主从RS触发器 4.4.2 主从D触发器 4.4.3 主从JK触发器 4.5 边沿触发器 4.5.1 维持阻塞结构正边沿触发器 4.5.2 利用传输延迟时间的负边沿触发器 4.6 CMOS触发器 4.6.1 带使能端的CMOS型D触发器 4.6.2 CMOS主从D触发器 4.6.3 CMOS主从JK触发器 4.7 钟控触发器的逻辑功能及其描述方法 4.7.1 钟控触发器按逻辑功能的分类 4.7.2 触发器的电路结构和逻辑功能的关系 4.8 不同类型触发器之间的转换 4.8.1 D型触发器转换成JK型触发器 4.8.2 JK型触发器转换成D触发器 4.9 触发器的动态参数 本章小结 习题四 第5章 时序逻辑电路 5.1 概述 5.2 时序逻辑电路的状态转换表、状态转换图和时序图 5.2.1 状态转换表(state table) 5.2.2 状态转换图(state diagram) 5.2.3 时序图(timing diagram) 5.3 同步时序逻辑电路的分析和设计方法 5.3.1 同步时序逻辑电路的分析方法 5.3.2 同步时序逻辑电路的设计方法 5.4 异步时序电路的分析和设计方法 5.4.1 脉冲型异步时序电路的分析方法 5.4.2 脉冲型异步时序电路的设计方法 5.5 几种常用的时序逻辑电路 5.5.1 寄存器和移位寄存器(Register and Shift Register) 5.5.2 计数器 *5.5.3 顺序脉冲发生器 *5.5.4 序列信号发生器 *5.6 时序逻辑电路中的竞争―冒险现象 本章小结 习题五 第6章 脉冲信号的产生与整形 6.1 概述 6.2 时基集成电路的结构和工作原理 6.2.1 555时基电路的特点和封装 6.2.2 555时基电路的工作原理 6.2.3 双极型555和CMOS型555的性能比较 6.3 施密特触发器 6.3.1 集成施密特触发器 6.3.2 用555定时器接成的施密特触发器 6.3.3 施密特触发器的应用 6.4 单稳态触发器 6.4.1 用门电路组成的单稳态触发器 6.4.2 集成单稳态触发器 6.4.3 用555时基电路构成的单稳态触发器 6.4.4 单稳态触发器的应用 6.5 多谐振荡器 6.5.1 对称式多谐振荡器 6.5.2 非对称式多谐振荡器 6.5.3 环形振荡器 6.5.4 用施密特触发器构成的多谐振荡器 6.5.5 石英晶体多谐振荡器 6.5.6 用555时基电路构成的多谐振荡器 *6.5.7 压控振荡器 本章小结 习题六 第7章 半导体存储器 7.1 概述 7.2 只读存储器(ROM) 7.2.1 只读存储器的电路结构 7.2.2 掩模只读存储器 7.2.3 可编程只读存储器(PROM) 7.2.4 可擦除的可编程只读存储器(EPROM) 7.2.5 电信号擦除的可编程只读存储器(EEPROM) 7.2.6 快闪存储器(Flash Memory) 7.3 随机存储器(RAM) 7.3.1 静态随机存储器(SRAM) 7.3.2 动态随机存储器（DRAM） 7.4 存储器容量的扩展 7.4.1 位扩展方式 7.4.2 字扩展方式 7.5 用存储器实现组合逻辑函数 本章小结 习题七 第8章 可编程逻辑器件 8.1 概述 8.2 可编程逻辑器件的基本结构和电路表示方法 8.2.1 可编程逻辑器件的基本结构 8.2.2 PLD电路的表示方法 8.3 可编程阵列逻辑(PAL) 8.3.1 基本的PAL电路 8.3.2 带寄存器输出的PAL电路 8.3.3 两种输出结构的PAL电路 8.3.4 带异或输出的PAL电路 8.3.5 运算选通反馈结构 8.3.6 PAL的应用举例 8.4 可编程通用阵列逻辑(GAL) 8.4.1 GAL器件的基本结构 8.4.2 输出逻辑宏单元OLMC 8.4.3 GAL器件的结构控制字 8.4.4 输出逻辑宏单元(OLMC)的组态 8.4.5 GAL器件行地址映射图 8.5 复杂可编程逻辑器件(CPLD) 8.5.1 XC9500系列器件结构 8.5.2 功能块FB 8.5.3 宏单元 8.5.4 乘积项分配器(PT) 8.5.5 Fast CONNECT开关矩阵 8.5.6 输入/输出块(IOB) 8.5.7 JTAG边界扫描接口 8.6 现场编程门阵列(FPGA) 8.6.1 FPGA的基本结构 8.6.2 可配置逻辑块（CLB）结构 8.6.3 输入／输出块(IOB)结构 8.6.4 FPGA的互连资源 8.7 在系统可编程逻辑器件(ISP？PLD) 8.7.1 ispLSI的基本结构 8.7.2 通用逻辑块(GLB) 8.7.3 全局布线区GRP 8.7.4 输出布线区ORP 8.7.5 输入／输出单元 8.7.6 时钟网络 8.7.7 边界扫描 8.7.8 用户电子标签（UES）和保密位 本章小结 习题八 第9章 数/模转换与模/数转换 9.1 概述 9.2 数/模转换器(DAC) 9.2.1 数/模转换器基本原理 9.2.2 数/模转换器的主要技术指标 9.2.3 集成DAC典型芯片 9.2.4 集成DAC的应用 9.3 模/数转换器(ADC) 9.3.1 模/数转换器基本原理 9.3.2 模/数转换器的主要技术指标 9.3.3 集成ADC典型芯片 9.3.4 集成ADC的应用 本章小结 习题九 附录A 部分习题参考答案 附录B 文字符号及其说明 参考文献

本书是为高等学校电气类、电子类、自动化类和其它相近专业而编著的《数字电子技术基础》教材。本书分为十章。第一章主要介绍数制和编码数；第二章逻辑门电路；第三章组合逻辑电路；第四章触发器；第五章时序逻辑电路本原理；第六章脉冲电路；第七章半导体存储器；第八章可编程逻辑器件；第九章数/摸、摸/数转换；第十章VHDL程序设计及应用。本书可作为本科生教材，同时也作为从事电子工程的工程师和参加各类电子制作竞赛本科优秀生提供有益的参考资料。

定价：为出版社全国统一定价；

文轩价：为商品的销售价，是您最终决定是否购买商品的依据；受系统缓存影响，最终价格以商品放入购物车后显示的价格为准；

新广告法规定所有页面信息中不得出现绝对化用词和功能性用词。

本店非常支持新广告法，但为了不影响消费者正常购买，页面明显区域本店已在排查修改，对于不明显区域也将会逐步排查并修改，我们此郑重声明：本店所有页面上的绝对化用词与功能性用词在此声明全部失效，不作为赔付理由。涉及“教育部声明”中的商品，均不代表教育部指定、推荐的具体版本，仅代表该商品的内容为指定、推荐书目。因极限用词引起的任何形式的商品赔付，本店不接收且不妥协。希望消费者理解并欢迎联系客服帮助完善，也请职业打假人士高抬贵手。